Märkte + Unternehmen

Zuken: Neue Version der Software CR-5000

Zuken bietet die neue Version 13.0 der leistungsstarken Design-Umgebung für Elektroniksysteme und Leiterplatten CR-5000 an. Diese Version beinhaltet ein neues Modul zur designbegleitenden Power-Integrity und EMC Analyse von High Speed Leiterplatten sowie verschiedene neue Funktionen zur Prozessoptimierung und Integration. Dazu zählen ein effizienterer Design Rule Check (DRC), ein optimiertes hierarchisches Design, die Verwaltung von Constraint-Daten und vieles mehr.

"Auf Grund der Zuverlässigkeit und Stabilität von CR-5000 gilt die Software bei unseren Kunden als Qualitätsprodukt. Somit können wir den Großteil unserer Ressourcen im Engineering für die Implementierung von Kundenwünschen nutzen. In der neuen Version haben wir uns auch wieder auf diese Wünsche und die technologischen Anforderungen der Zukunft konzentriert", berichtet Steve Chidester, Leiter für Produktmarketing bei Zuken.

Design auf System-Ebene verbessert Hierarchie sowie vordefinierte Regeln und Constraint-Daten
Die leistungsstarke Zuken-Lösung Design Gateway für den Schaltplanentwurf auf Systemebene beinhaltet über 70 Verbesserungen im hierarchischen Design, der Constraint-Verwaltung und der interaktiven Bearbeitung.

Hierarchische Designs haben sich mittlerweile in verschiedenen Branchen durchgesetzt. Dementsprechend unterstützt Design Gateway jetzt verschiedene Design-Modi wie z. B. kopierte und eingebettete Blöcke. Das ist besonders für Unternehmen nützlich, die sich von der herkömmlichen Methode gemeinsam genutzter Blöcke lösen möchten. Die Hierarchie-Funktion bietet außerdem Funktionen wie, Konsistenzprüfungen beim Öffnen und Speichern hierarchischer Schaltungen sowie die Möglichkeit zum Vergleichen und Aktualisieren bei der Handhabung von Quelldaten.

Anzeige

Zur Erreichung von Right first time verfügt der Design Rule Check (DRC) von Design Gateway nun über erweiterte Prüfungen für Strom-Versorgungssysteme, Busbreite und Nichteinhaltung der Busreihenfolge sowie Pin-Informationen für Design-Varianten.

Schnelleres Leiterplatten-Design dank integrierter High-Speed-Funktionalität

Die Leistung von CR-5000 Board Designer wurde in vielerlei Hinsicht optimiert. Ein vollständiger Design Rule Check dauert selbst bei komplexen Designs jetzt nur noch wenige Minuten. Das Hinzufügen von Kupferbereichen und deren automatische Korrektur kreuzender Leiterbahnen oder Bereichänderungen nimmt ebenfalls weniger Zeit in Anspruch. Beide Funktionen bringen enorme Zeiteinsparungen mit sich. Darüber hinaus können die Entwickler diese Prüfungen und Aktualisierungen nun kontinuierlich im gesamten Design-Prozess vornehmen und so viel produktiver arbeiten.

Des Weiteren hat Zuken einige seiner führenden Routing-Technologien aus der High-Speed-Design-Umgebung CR-5000 Lightning zur Kernfunktionalität von CR-5000 Board Designer hinzugefügt. Somit können PCB-Entwickler Trunk-Routing und Längenanpassungen für Busse oder Differenzialpaare direkt in CR-5000 Board Designer vornehmen. Dabei werden alle Constraints berücksichtigt.

Unternehmen, die mit Partnern oder anderen Niederlassungen zusammenarbeiten, die eine andere Softwareversion einsetzen, profitieren von der optimierten Datenbankkompatibilität der verschiedenen Versionen. Der Design-Prozess ist nun viel flexibler, da ein versionsübergreifendes Wechseln der Designs möglich ist.

Zur Verbesserung der Leistung auf Fertigungsebene wurde die Erstellung von Teardrops (Kontaktpads) während der Bearbeitung deutlich optimiert. Anwender können nun aus zahlreichen Optionen auswählen, die verbesserte fertigungsreife Designs liefern.

Neues Power-Integrity und EMC-Analyse Model für High-Speed-Leiterplatten Design

Der Anbieter hat kürzlich ein neues Modul für CR-5000 Lightning zur designbegleitenden Analyse von Power-Integrity Effekten eingeführt. Mit dem neuen Modul CR-5000 Lightning Power Integrity Advance können Leiterplattenentwickler zu jedem Zeitpunkt im Design-Prozess Analysen des Stromversorgungsystem im Hinblick auf AC und DC Störeffekte durchführen.. Die Entwicklungszeit kann so verkürzt werden, da so oft Iterationen und Nacharbeit wegfallen. Bei der Optimierung des Abblockschemas können zudem oft Abblockkondensatoren eingespart werden. lg

 

 

Anzeige

Das könnte Sie auch interessieren

Anzeige
Anzeige
Anzeige